• · modelsim-se-10.3c11-27
• · 关于可综合的VERILOG代码11-27
• · 求助 quartusII 问题11-27
• · 求助：quatus ii 11.0 怎么在一个工程里调用另外一个工程11-27
• · 《数字集成电路设计透视》等这些书是做数字哪方面的人需要的？11-27
• · DDR3 MIG约束文件11-27
• · DDR3 MIG 时钟问题11-27
• · 请问下各位DFT compiler是DC的一个插件吗11-27
• · 乘法器IP核的使用问题11-27
• · DDR2 约束文件11-27
• · DDR2 时序约束不满足11-27
• · 求大神指教这是为什么？11-27
• · 期末项目，求吧友指点。谢谢11-27
• · 互补cmos静态全加器 的 逻辑努力11-27
• · ISE时序报告中的关键路径11-27
• · LPC Connector中时钟线如何连接11-27
• · altera SDI IP问题11-27
• · 谁有可用的基于FPGA的OFDM代码？11-27
• · 求助：vivado中clock interaction中的partial False path的意思11-27
• · 请教大家一个很弱质的问题？usb的NRZI编解码怎么实现的11-27
• · DC综合时的一个问题11-27
• · ise综合后得到的最大频率的意义11-27
• · V6的MMCM中动态相位调整功能，有人用过吗？我仿真PDONE信号始终不会变高11-27
• · 求助，quartus ii 13.0破解不完全，器件不支持！？11-27
• · 关于DDR3漏数据的问题11-27