微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 乘法器IP核的使用问题

乘法器IP核的使用问题

时间:10-02 整理:3721RD 点击:

在QuartusII中调用乘法器的IP核,我本想看看乘法器的输出结果,代码如下

  1. module alpha_rbf
  2. (
  3.         input iclk,
  4.         input [63:0] ina,
  5.         input [63:0] inb,
  6.         
  7.         output [63:0] result
  8. );


  9. mul        mul_inst (
  10.         .clock ( iclk ),
  11.         .dataa ( ina ),
  12.         .datab ( inb ),
  13.         .result ( result )
  14.         );

  15. endmodule

复制代码


然后在Quartus13.0中直接进行RTL仿真,软件自动启动modelsim,只看到如下的结果图


自己顶一下,不知道该如何解决!谢谢~

rina跟ina不一样啊



   那个修改过了,还是一样的错误!

位宽都匹配吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top