微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:vivado中clock interaction中的partial False path的意思

求助:vivado中clock interaction中的partial False path的意思

时间:10-02 整理:3721RD 点击:
Hi,各位大牛:
请教一个问题:vivado中clock interaction中的partial False path的意思?
报这个说明Timing是OK还是不OK啊?看到Timing的slack是正的?但是为什么不是现实Timed?
谢谢!

帮顶!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top