求助：关于xilinx 板级验证的一个问题，望FPGA大神多多指教

时间：10-02 整理：3721RD 点击：

我设计了一个运算模块，然后分别用V5和V6两种芯片的板子进行验证，加上串口调试助手，我的设计中需要uart作为通信接口，也就是我的模块外围加上了uart接口。综合之后发现，V5验证结果是正确的，但是同样的程序在V6上就不能得到正确结果。PS: V6上分别用了200M 和100M的时钟，100M的时钟是加入了分频的IP核获得的，综合的最大时钟频率是220M，但是哪种时钟条件下，结果都不正确。PS：在接口模块上会根据不同的板子进行不同的调整。为什么有这种情况的发生，现在锁定不了问题所在，焦虑，求大神解救。

如果怀疑时钟不对的话，可以用200M的时钟sample 100M的时钟，看看是不是1:2的关系。另外，估计你这个要用chipscope抓信号debug，可能更快一些。基本上时钟/复位问题的可能性大。

仿真出来结果是对的么

上一篇：毕业论文求助（急）dds频率可变方波的产生
下一篇：Xilinx的不同的器件之间占用的资源数量可以相互转换吗？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类