Xilinx的不同的器件之间占用的资源数量可以相互转换吗？

时间：10-02 整理：3721RD 点击：

具体的情况是这样的，我写的一个模块在sparten6上的综合结果为：Number of Slice Registers:166
Number of Slice LUTs:209
Number of fully used LUT_FF:65%
别人在sparten3上的综合结果为：
Slice：234
Slice Filp Flops：292
input LUTs：363
请问这可以比较吗?（Xilinx有没有类似的指导意见，说明一下各个器件之间的资源是怎么转换的?）

比较的意义是什么呢?

上一篇：求助：关于xilinx 板级验证的一个问题，望FPGA大神多多指教
下一篇：What is the best book to learn Verilog

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器