微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim testbench verilog有没有产生随机无符号数的函数?

modelsim testbench verilog有没有产生随机无符号数的函数?

时间:10-02 整理:3721RD 点击:
找了半天没找到,random产生的是有符号数,可我需要无符号数啊......

你要这个?
http://blog.sina.com.cn/s/blog_6c7b6f030101cvqd.html
reg[23:0] rand;
rand={$random} % 60; //通过位拼接操作{}产生0—59范围的随机数



   我知道原因了,是设置显示格式的问题,应该设置成unsigned

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top