微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > EP4CE22E22的101脚怎么设置才能使用？

EP4CE22E22的101脚怎么设置才能使用？

时间：10-02 整理：3721RD 点击：

分配引脚时出错Error (169014): Cannot place node ~ALTERA_nCEO~ in location 101 because location already occupied by node burst_in
需要怎么设置?

在device设置中专用管脚设置可配置为普通IO使用即可

上一篇：modelsim testbench verilog有没有产生随机无符号数的函数？
下一篇：逻辑延迟占25%，连线延迟占75%的话是不是代码有问题了？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top