SPARTAN 6串并转换输入管脚的问题

时间：10-02 整理：3721RD 点击：

求高人指点啊，我用ISE14.1 例化了一个16位差分输入的串并转换模块如附图，我把管脚输入的差分信号直接接到模块上，为啥在分配管脚的时候却不能把差分管脚设为差分对啊，难道这里的差分输入不能由管脚直接输入?下面是例化后的串并转换部分代码。...
input  [15:0] ADC_A_I_P;
input  [15:0] ADC_A_I_N;
input  ADC_A_DCLK_P;
input  ADC_A_DCLK_N;
...
  ISERDES ADC_A_I
(
.DATA_IN_FROM_PINS_P(ADC_A_I_P), //Input pins
.DATA_IN_FROM_PINS_N(ADC_A_I_N), //Input pins
.DATA_IN_TO_DEVICE(ADC_A_I_DATA), //Output pins
.CLK_IN_P(ADC_A_DCLK_P),    // Differential clock from IOB
.CLK_IN_N(ADC_A_DCLK_N),    // Differential clock from IOB
.CLK_div_OUT(DCLK_A_div), // Slow clock output
.CLK_RESET(CLK_A_I_RESET), //clocking logic reset
.IO_RESET(IO_A_I_RESET)  //system reset
);

工具报的warning或者error是什么?

原来有IP核可以例化...

上一篇：input delay /output delay ？
下一篇：关于使用xilinx FIR Core 系数重载的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类