微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > formality和DC中检查语法经常会出如下warning,大家如何解决?

formality和DC中检查语法经常会出如下warning,大家如何解决?

时间:10-02 整理:3721RD 点击:
formality和DC中检查语法经常会出如下warning,大家如何解决?语法结构基本如下:
NUM<=ARRAY[A];
即选择数组中使用哪个元素是由另一个变量A来确定
这样的warning,在DC中会出现,但会自动忽略,只是提醒
在formality中出现这样的warning,直接就终止程序运行了,提示修改verilog语法,可以通过其他命令强制忽略这个warning
那么大家是如何应对如此的code,难道所有的数组的元素选择均是由确定数字选择的吗?

这个问题有人知道吗?

再顶一下

这个警告通常可以直接忽略掉的,只要不影响最后比较结果

verilog 2001

上一篇:MATLAB求助
下一篇:xc6slx16的功耗问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top