• · 什么是源同步接口？（图）11-27
• · 求教：Module isn't defined and Vopt Compilier exiting11-27
• · vcs + verdi 仿真错误 Error- Syntax error in pli tab file11-27
• · 关于板卡的制造工艺11-27
• · 求助 用quartus调用modelsim时候出现“vsimk.exe停止工作”11-27
• · 一直做数字后端PR，空闲较多，欲学习数字前端，请大侠指点一二速成之法？11-27
• · 在Modelsim里如何检查时序11-27
• · 关于verilog数字系统设计教程（2版 夏宇闻）书中的一个问题11-27
• · CRC算法11-27
• · ASIC 除法怎么实现11-27
• · 不通形式的状态机占用资源问题11-27
• · ZC702 xapp794 camera Xilinx11-27
• · Aldec.Riviera-PRO.v2012.06. crack problemjavascript：;11-27
• · ModelSim-Altera 10.3c仿真问题11-27
• · 如何理解电平敏感的透明锁存器概念呢？11-27
• · SmartFusion2的coregpio中断问题11-27
• · 调用Xilinx 的乘累加器IP核，然后进行仿真，得到的波形与预期的不一样，如何解决？11-27
• · I2C 快速模式疑问11-27
• · Nios II 是不是很难用啊11-27
• · 组合逻辑有没有必要复位？11-27
• · 基于xilinx7系PCIE DMA模块的开发11-27
• · 请教各位关于使用Verilog进行曲线拟合的问题11-27
• · DUC中遇到的问题11-27
• · 请问一下，ISE综合的结果，怎样进行formality验证11-27
• · 请教关于synplify综合出错的问题。11-27