微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vcs + verdi 仿真错误 Error- Syntax error in pli tab file

vcs + verdi 仿真错误 Error- Syntax error in pli tab file

时间:10-02 整理:3721RD 点击:
第一次使用vcs + verdi
出现如下错误:
Error-[PLI_TAB_SYNE] Syntax error in pli tab file
  Syntax error on line '1' of pli table file
原因:vcsd.tab 不能写在 pli.a之后,否则就会出现如上问题。
正确:
vcs -f xxx.f -P ./vcsd.tab ./pli.a -l vcs.log
错误:
vcs -f xxx.f -P ./pli.a ./vcsd.tab -l vcs.log
我把vcsdtab 与pli.a copy到了我运行脚本同一目录里了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top