微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一直做数字后端PR,空闲较多,欲学习数字前端,请大侠指点一二速成之法?

一直做数字后端PR,空闲较多,欲学习数字前端,请大侠指点一二速成之法?

时间:10-02 整理:3721RD 点击:
小弟毕业后一直从事数字后端,也做过layout,cadence和synopsys的后端工具都算熟悉。
空闲较多,欲学习前端设计,这样对于后端设计也会有很大帮助的,能够明白设计要求,最起码,约束会写得更精准。
路过的大侠,还望指点一二。
网上的资料真是丰富,无从下手。

共同学习中。

可以互相学习,我会后端不输



   现在研二在读,自学后端PR,有啥经验,,。求指导

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top