微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 不通形式的状态机占用资源问题

不通形式的状态机占用资源问题

时间:10-02 整理:3721RD 点击:
我最近在CPLD里面做了一个4通道的模块,每个模块内都有一个状态机,开始我是用的一段式状态机写发,资源不够,然后我将状态机的写法改为3段式,(将状态转换一段,输出一段)发现资源降低了很多,问下,一段和三段式的状态机为什么对占用资源会有影响?或者谈谈一段和三段的综合情况

特权同学的深入浅出里有详细介绍一段、二段和三段状态机的

不知道,照理说不应该差才对,也许跟cpld结构有关,如果asic因为用的reg的一样,组合逻辑相差也不大,应该差不多。只能等大神了。



    资源能否发出来看看?thankthank



    道理上是不应该差,我怀疑是综合的过程,以前我用quartus的综合器综合的资源明显多于用synplisy pro综合的资源。


http://bbs.eetop.cn/thread-281619-1-1.html

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top