ASIC 除法怎么实现

做全数字锁相环，里面有数字滤波器，可是 asic的资源有限啊，数字滤波不是会涉及到除法运算嘛?一个除法占用的资源和功耗比其它总的还多，这怎么办了?请问大家是不是ASIC里面都无法做除法了啊，还有全数字锁相环 里面滤波需要 很优良的效果吗》一般噪声来源是哪

我说说除法器吧：
如果想自己做一个除法器，有恢复余数法（Restoring），不恢复余数法（ Non-restoring）， SRT算法...等等。一次上1位商的（基-2，Radix-2）都不难。高基数的一次可上多位商。 高基数的SRT算法，速度快，但较复杂。前两种不适合实现高基数的。

   不行 啊。只要是除法 都无法满足功耗和面积要求，  我想可不可以用移位的方式实现除法，可是移位只能是除以2的次方倍，比如我除以3到底移一位还是2位，这个对滤波器性能是不是影响很大

    移位也可以实现除数不是2的幂次方，但是是串行的，速度慢，原理是多项式除法，和求余电路一样。如果你不是要求一个周期就出结果，可以考虑下。

可以调用DesignWare里面的除法器，有并行和串行两种类型，DC会根据时序面积要求进行优化的。