微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 组合逻辑有没有必要复位?

组合逻辑有没有必要复位?

时间:10-02 整理:3721RD 点击:

菜鸟弱弱地问一下,没什么项目经验……比如:

  1. always @ (*)
  2. begin
  3.     if (rst) begin
  4.         a = 0;
  5.     else
  6.         ......
  7. end

复制代码


有这个必要吗?多谢~

组合逻辑没有异步复位一说。


我想着应该也没有,多谢啦!

不需要,只要你把时序逻辑复位了,组合逻辑自然就有初值了。

没什么特殊情况的话,必须没有


谢谢~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top