微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于时钟分频的问题

关于时钟分频的问题

时间:10-02 整理:3721RD 点击:
各位在工作中如果需要将高频时钟(比如1.024MHz)分频得到1kHz的时候,或者用晶振(32.768kHz)作为秒表的时钟的时候。
是用什么方法实现时钟分频的啊?
除了常用的计数器的方式之外,还有啥别的方法没?或者在使用计数器方法的时候,有啥需要特别注意的地方吗?

常用ripple counter



    不过这种方法不是据说延时过大吗?
ripple cnt和sync cnt这两种方法有没有一个折中的点啊?比如需要4bit16分频的时候,采用sync合适,需要8bit256分频的时候,采用ripple合适之类的啊?
之前上数字电路课程的时候,进位选择加法器的设计好像就是每组4位的时候比较合适啊。

不确定这两种电路有啥区别,除了组合逻辑和时序逻辑之分外。

如果只是简单的分频,并且分频之后的子时钟之间,没有数据传输,完全可以使用ripple counter
如果子时钟间有数据传输,传播延迟就显得重要了,最好使用同步时钟进行对应分频处理

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top