求助大神？仿真报错，不知为何？

时间：10-02 整理：3721RD 点击：

仿真中报错不懂为什么?

ERROR:HDLCompiler:1030 - "N:/P.28xd/rtf/vhdl/src/XilinxCoreLib/fir_compiler_v5_0_sim_pkg.vhd" Line 4649: Cannot open file 'inpfile'.
ERROR:Simulator:777 - Static elaboration of top level VHDL design unit costas in library work failed

上一篇：VHDL转化为verilog中process中既有 :=和<= 赋值，怎么转啊？
下一篇：难道只是灌水？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类