微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 加了 (*KEEP="TRUE"*) 前缀,怎么还是被优化了

加了 (*KEEP="TRUE"*) 前缀,怎么还是被优化了

时间:10-02 整理:3721RD 点击:
ise 13设计, 对顶层输出寄存器,加了 (*KEEP="TRUE"*) 前缀,怎么还是被优化了,有啥办法?

这句话对寄存器型的是不起作用的,只对wire型的有用

寄存器用preserve

哈哈。学习学习

没有查到"preserve"这个约束

完整的语句为   synthesis syn_preserve=1

貌似还有很多种?

这些约束语句在哪里看到的啊?

登陆Xilinx的官网,查阅手册

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top