谁知道怎么放宽除法电路的时序（常见的那种，如图，不要用交织）

    你这个图也看不出是除法电路啊

这个。

是除法啊，下面那个是输入，然后反馈，若干个时钟后，寄存器里面得到的就是余数了，啊呀管他什么电路功能呢，反正结构就是这样的，我只画了两级，应该是有很多级的。