微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > +neg_chk 是什么意思

+neg_chk 是什么意思

时间:10-02 整理:3721RD 点击:
+neg_chk 是什么意思 ,+sdfverbse又是什么意思,后仿的时候加了这两个参数,但是不明白什么意思

sdfverbse不知道什么意思。neg_chk应该是延时采用下降沿那个参数,你可以看下SDF,我没记错的话sdf文件的延迟信息应该是有pos,neg的延迟信息,然后每个又有min max typical。可能我记错了也不一定。

这类问题去check一下vcs的user guide就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top