微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MIG控制DDR2,自带仿真文件phy_init_done一直拉低

MIG控制DDR2,自带仿真文件phy_init_done一直拉低

时间:10-02 整理:3721RD 点击:
我用IP核生成的MIG控制DDR2,我想先进行仿真测试,用文件自带的仿真文件进行仿真时,phy_init_done一直拉低,说明DDR2没有正常工作,我用的仿真文件一个地方也没有修改,怎么会不起正确仿真呢?难道需要修改了才能运行?

不知小编用的什么工具run 的仿真,记得貌似自带的仿真的文件中有现成的vcs,我一直run的这个。



   我在ISE里调用的modelsim进行仿真的

我直接写的tb,但是phy_init_done也是无法拉高啊!



   方便的话,把你的设计发我一份,我看看 shirancq@163.com 最近我也在调试DDR3

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top