Xilinx Virtex-5中的PLL使用问题

时间：10-02 整理：3721RD 点击：

最近在用Virtex-5做项目的原型验证，想要使用这款fpga内部的pll来模拟项目中的pll。不知道怎么样将产生好的pll加入到工程里面，请大侠指导。
我具体做的步骤如下：
1、通过ise的core generator工具产生了一个v5的pll
2、通过synplify综合工具将整个系统进行了综合，也将产生的pll的verilog文件放到整个系统中一起进行了综合
3、通过ise创建pr工程，在这一步我不知道需要把第一步产生的pll什么文件导入到工程中（我是没有导入任何pll相关的信息，我觉得既然我已经在synplify中导入了pll的verilog文件，应该在ise中会自动调用pll的相关信息）
以上是我的综合步骤，不知道是否正确

之前的.v文件只是个黑盒，综合时会成黑盒，布线阶段需要网表。把同时生成的一样.ngc文件放在工程目录下，就能PR过去了。

通过core generator产生的pll没有ngc文件，但是有cgc文件，可是不能载入啊
，产生的memory倒是有ngc文件，

可以直接用原语在RTL中例化PLL或DCM，一般XILINX的器件使用DCM更多一些，

如何在ISE中直接例化原语呢

ngc文件

上一篇：ATPG fault simulation如何debug啊？
下一篇：y(k)=ay(k-1)+x(k)对应的电路图是这样的吗？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类