• · 65nm, 40nm, 28nm下的SRAM cell一般有多大？11-27
• · VCS后仿log11-27
• · DSP Builder 9.1破解的问题，在线等高手解答11-27
• · 请教FPGA上如何生成如下两种时钟？11-27
• · 关于AXI总线VALID和READY信号间的关系11-27
• · 请教一些FPGA上PCIE的问题11-27
• · hex文件读取11-27
• · fpga新人求教关于时序约束的问题11-27
• · 求教Error: (FSM1) Initial state of the FSM is not fully specified (occurrence:1)11-27
• · DCM可在线配置吗11-27
• · 如果一个设计的目标周期是6ns，那么加约束的时候也加6ns吗？（Xilinx）11-27
• · 大家来帮忙看看为什么FPGA上电不能自动加载PROM里面的程序！11-27
• · S16_FPGA开发板中MICROBLAZE学习中SPI部分的疑问？11-27
• · isim 寄存器容量上限修改11-27
• · 对于一个设计，分配端口时候有什么要注意的？11-27
• · 时序报告里如果有保持时间不满足该怎么办？11-27
• · 有调过APTINA MT9P031 CMOS传感器的11-27
• · 怎么对某个模块在FPGA上的位置进行约束？11-27
• · 综合库中的线载模型问题11-27
• · vivado 的调试工具ILA抓到的波形可以保存吗？11-27
• · insert pipeline in task11-27
• · 如果在ISE中嵌入MICROBLAZE核的话，怎么下载程序11-27
• · 诚心求教一个用延时的时钟采样的设计11-27
• · MICROBLAZE中用的差分时钟，我电路给FPGA提供的是单端时钟！11-27
• · MICROBLAZE中DDR的问题？11-27