如果一个设计的目标周期是6ns，那么加约束的时候也加6ns吗？（Xilinx）
时间：10-02
整理：3721RD
点击：
如果一个设计的目标周期是6ns，那么加约束的时候也加6ns吗?我不确定约束加多少，综合工具的综合效果会比较好。
过约束。
是不是稍微比6ns小一点就好了?比如说5.5ns?
先不加任何约束 看看布局布线后时序报告结果 最大时钟频率是多少
约6ns即可，一般综合工具会考虑余量。
一般xilinx工具会有10%的余量，时序不够还可以调整代码风格