• · 有人熟悉1T SRAM吗？11-27
• · 万兆口包信息在放在报文的前还是后再存入ddr3中11-27
• · Xlinx FPGA 内部复位问题11-27
• · PCI-E板卡的设备识别问题11-27
• · 疑惑！XILINX fpga电路配置问题11-27
• · Quartus II 中管脚上拉电阻（弱上拉）的默认值是什么啊11-27
• · 请教一个关于Xilinx IOB的问题11-27
• · 急求verilog编译错误” declaring global objects is a SystemVerilog feature“11-27
• · Xilinx的PLL问题11-27
• · 关于system generator 安装问题，找不到高版本的下载地址啊！哪位大神指点一下吧~11-27
• · vivado加入ip11-27
• · K7 FPGA pcie core仿真11-27
• · ASK调制11-27
• · ise+synplify的问题11-27
• · xilinx mmcm的时钟补偿问题11-27
• · 求教xilinx mmcm设置时的Input Jitter11-27
• · 新手求助，如何实现ARM与DSP+FPGA通信11-27
• · design compiler安装问题11-27
• · pcie x4速度问题11-27
• · V6 MIG的使用问题11-27
• · pcie 板卡上的寄存器只能通过pcie BAR访问吗？具体怎么操作呢？11-27
• · xilinx pci-e core 仿真11-27
• · 如果我有四个模块式级联的，然后我能不能让他们流水线的工作？11-27
• · quartus仿真原理图总是出错11-27
• · 用Verilog实现PID控制的程序怎么编写11-27