K7 FPGA pcie core仿真

大家好：    我在modelsim中直接运行pcie core仿真文件simulate_mti.do直至提示仿真停止，观察波形发现，只发了一个数据包，数据内容是01020304。我想问的是：example里有没有提供发送多个数据包的task；如果有，应该怎么调用?
     另外，在simulate_mti.do文件中有这样一句话：vsim -voptargs="+acc" +notimingchecks +TESTNAME=pio_writeReadBack_test0 -L work -L secureip -L unisims_ver -L unimacro_ver \work.board glbl +dump_all，其中是不是因为TESTNAME=pio_writeReadBack_test0这个定义，导致仿真时只发了一个数据包。

xilinx的PCIe有1套仿真平台，相对来说比较复杂一点，需要你自己根据手册（写得不怎么好）去了解大概，还有就是自己去解读它的仿真平台代码，看看那些关键的task都是干什么的，最基本的里面用作数据发送的二维数组的位置和初始化等等，它里面有基本的读写task，但是CPLD的处理很水，不符合协议规范，这点希望注意下。我也很久没弄那个了，得靠自己去看

   谢谢。我们有现成DMA代码，而且都已经用过了，就是想尝试下Xilinx的pcie  仿真，没想到一堆问题，还各种不好用。看来想搞懂，还是要静下心来慢慢看。