微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado加入ip

vivado加入ip

时间:10-02 整理:3721RD 点击:
我用vivado生成一些memory ip,每次生成要很长时间,然后我从新建个过程,把刚才生产的ip加入,为啥这些ip会被从新综合?不是说ooc下这些ip是black box吗?

的确从新综合不会影响ip,如果是rom,必须确保导入的时候要能够找到coe文件,否则后面很麻烦。

我也在用vivado ,新建IP i7处理器几分钟产生好,添加到其他工程也没有重新综合,你添加的时候注意是选择整个IP的文件夹。

嗯,的确如此,但我对比了下quartus,同样规模和同样的ip个数,无论是生成ip的速度还是产生编程文件的速度,quartus都完胜。

我来学习

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top