Xlinx FPGA 内部复位问题

Xilinx FPGA 没有外部复位引脚，，想做一个内部上电复位，，但感觉下不了手，，做计数器行么，比如：wire rstn; reg [7:0] cnt; always @ (posedge clk)begin  
  if(cnt ！= 8'hff) cnt <= cnt + 1'b1;else cnt  <= cnt ; end assign rstn = (cnt ！= 8'hff)? 1'b0:1'b1;

在FPGA上应该是可以的，仿真不一定行

可以的，在上电后计数一段时间，产生一个内部的同步复位，让内部逻辑稳定下来，还是不错的方式

上电后计数器初始值保证是零就可以，

多谢