微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx pci-e core 仿真

xilinx pci-e core 仿真

时间:10-02 整理:3721RD 点击:
本人在学习xilinx pcie core做仿真的时候,只能通过例子程序做仿真实现对内存的单字对写环回测试,但是想修改成一次写多个字,再读取多个字,可是仿真一直数据写不到内存中,谢谢大家的

都困了好多天了,大家有啥子好的解决方法呢



    先看看输入的激励对不对,是否符合协议 ?
  小编提供的信息太少了



   我就是通过pci-e core的自带的例子程序的testbench我只是修改了“pio_testByteEnables_test0”中的vh文件中的TSK_TX_MEMORY_WRITE_32的参数,一次写3个字。

你看看他写的接口转换逻辑,好像trn接口转向RAM读写的逻辑仅仅是支持单次读写的。
要想一次多个字节,需要修改生成核提供的接口逻辑。把他的状态机该写下就行了。

PIO模式好像就支持一次1个DW的操作,至于多个DW没研究过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top