求教xilinx mmcm设置时的Input Jitter

时间：10-02 整理：3721RD 点击：

请大神指点：xilinx的mmcm核配置页面第一页，在设置输入时钟时有一个Input Jitter选项，默认是0.01UI。我想问，时钟抖动有三种：相位抖动、周期抖动和周期间的抖动，这个Input Jitter属于哪一种?0.01UI是个什么概念?这个值一般采用默认值，有没有设置的必要?如果要设置，应该怎么设置?

上一篇：新手求助，如何实现ARM与DSP+FPGA通信
下一篇：xilinx mmcm的时钟补偿问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器