请教一个关于Xilinx IOB的问题

时间：10-02 整理：3721RD 点击：

大家好：    在ISE的Synthesis选项和Map选项里，都有一项是：Pack I/O Registers/Latches into IOBs。
   我想问的是：我的理解，在IOB里，主要是I/O buffers，没有寄存器；这个选项是不是将I/O Registers/Latches放进了I/O Logic里边，因为I/O Logic可以实现IDDR和ODDR，里边是有寄存器的。
   还有一种理解是：这里的IOB指I/O Tile，I/O Tile包括Pad、IOB、IODELAY、IOLOGIC/IOSERDES。

在spartan 6 里面，是放到了io logic里面。

多谢写个程序实现下看看

上一篇：急求verilog编译错误” declaring global objects is a SystemVerilog feature“
下一篇：Quartus II 中管脚上拉电阻（弱上拉）的默认值是什么啊

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器