• · 问个关于不规则写法的问题？求帮助11-27
• · 请问高速ADC的数字输出是否要布等长线11-27
• · verilog一个代码问题11-27
• · verilog中寄存器问题11-27
• · 跪求指导modelsim仿真lpm_rom高阻。11-27
• · 请教verilog存储器的读写11-27
• · 请教关于用first encounter做layout11-27
• · verilog中if（ei==1）是否与if(ei)含义一样？11-27
• · 请教：请问有谁用过AD9826 3通道SHA模式么11-27
• · Xilinx FPGA data2mem11-27
• · 科研心得分享11-27
• · modelsim 安装11-27
• · quartus调用model sim11-27
• · FPGA输出数据怎么保存起来11-27
• · 卷积编码和译码的快速FPGA实现11-27
• · DDR PHY的讨论11-27
• · ISE 将工程保存成 tcl 脚本， 编写bat 文件11-27
• · 关于fft的使用的11-27
• · 关于xilinx ise生成fir滤波器系数重载的问题11-27
• · ISE13.4生成的MIG核仿真报错11-27
• · 我想在FPGA上实现几个环振，但是综合的时候会综合掉一些信号，怎么办啊？11-27
• · vcs跑简单例子报错11-27
• · 请教MAC 和PHY 之间建立连接的流程11-27
• · NIOS自定义外设，设置interrupt sender 信号，IRQ中断号始终为-111-27
• · NCVERILOG对文件读取系统函数支持问题11-27