verilog中if（ei==1）是否与if(ei)含义一样？

我覺得一樣

不一样，if (ei == 1),只有当ei等于1时，才为真，其他情况均为假;
if (ei),只要ei不为0，均为真

這個問題很有趣...以我的拙見..我認為兩個是相同的

ei为单比特时完全一样，但和"ei?...:..."或者case(ei) 1:...不一样。
你可以通过穷举ei的“0、1、X、Z”四个值在仿真器中验证。

这个问题有趣

先定義ei的型態
如果是"0, 1, X, Z"，那結果應該是相同的，可仿真驗證一下
如果是integer, float...，那結果就不同了。

这个问题有趣

一样的，因为现在的综合器早就考虑到一点了。

Xilinx的xst认为，‘1’为true，‘0、x、z’均为false，个人认为这两种写法在具体实现的时候是一样的，不过最好不要为了省事写为if(ei)的形式，不方便阅读

我也觉得不方便阅读

位宽。

這問題很有趣,但程式中的訊號有四種0,1,Z,X不是單單只有兩種0或1

   真的很好

如果ei只有一個 1 bit, 那基本上是一樣的.

太好了！