卷积编码和译码的快速FPGA实现

小弟在网上看到一篇关于用System Generator设计FPGA卷积器，但是里面的实现图分率不够。
http://www.gbt863.com/index.php?m=content&c=index&a=show&catid=10&id=116
这应该是一家软件代理公司的技术交流文章，请问论坛里有没有兄弟正好见过这个文章。
或者有大牛知道这篇教程的实现细节。请大家一起讨论下，谢谢！

同样求

顶 顶 同求

自己顶一下，希望有大牛看到！