verilog一个代码问题

begin1{                                  begin2{
a=1;
b=2;                                            a=1;b=2;                                            
a=#2 b;                                              a=#2 b;
c=a;                                                   c=#2 a;·····}                                                   ····}
end                                        end
请问这两个块执行后a和c各为什么值?
我认为第一个块之后a=2，c=2；第二个块之后a=2，c=2；对不！求教大神，及及及

具体到仿真器时，对第一个块而言，假设当前仿真时刻是0，则a=b这个时间被调度到仿真时刻2，那么c=a这个更新事件（及····代表的事件）就自动被调度到仿真时刻2执行吗，这样理解对不，而不是在时刻0执行，如果想让在时刻0执行，这样写可以不
begin{                                 
a=1;
b=2;
a<=#2 b;                                             
c<=a;                                                   ·····}   
end
我认为我的理解是对的，不过想确认一下！                                               

你这是打算跟仿真器较劲还是综合器较劲啊

呵呵呵，你看一下，给我一个回复，

你的理解是对的，要确认你自己去仿真啊，而且仿真器的具体工作过程这个东西，你深究就没意思了，知道是怎么回事就可以了，FPGA的重点根本不在这好吗。

谢谢，继续学习中