• · 求助：PC camera摄像头是如何通过软件来打开硬件进行显示的11-27
• · 对clock mux的STA分析11-27
• · NIOS挂外设自定义中断（IRQ）无法正常生出中断号11-27
• · 请问FPGA不同配置模式的优点与缺点是什么？11-27
• · Verdi在instance窗口中查找模块的快捷键11-27
• · 请问用verilog可以描述对正弦信号的抽样和编码吗11-27
• · retention registers11-27
• · 关于for循环的疑问11-27
• · FPGA的flash不能烧写11-27
• · SMIC 65nm工艺.lib文件找不到wire_load_model怎么综合11-27
• · fpga和ddr3之间的读写接口控制程序11-27
• · DC综合为什么是基于路径的11-27
• · 求教USB1.1中DM/DP的逻辑低电平和高电平11-27
• · 怎么初始化寄存器阵列11-27
• · 求 JPEG2K的codec ip11-27
• · 谁分析过模块之间在什么情况下可以让输入端连续输入？11-27
• · 跪求大虾指导一个伽罗华域中有关复合域的问题！11-27
• · 小弟，最近在学习aurora核，编写verilog代码。实现MAP时报错如下：11-27
• · 请教IIR数字滤波器实现过程中的截位问题。11-27
• · 新手求助，请问学习FPGA开发，cyclone IV用哪款开发板的比较好啊？11-27
• · DDR3 MIG Design SDRAM 问题求教，大神请进~~11-27
• · modelsim 仿真失败，求助11-27
• · 用SILVACO仿锗(GOI)的一些电特性，模型的选择11-27
• · 关于DDR2的IP核仿真问题，求助！11-27
• · DDR单拍操作效率11-27