DDR3 MIG Design SDRAM 问题求教，大神请进~~

我在使用 Spartan6 LX150T 评估板时，参考《Avnet S6LX150T Development Board DDR3 MIG Design 》中的参考设计，用 Xilinx Coregen Memory Interface Generator时，当 Generate core之后，用 S6LX150T_MIG_Design\DDR3_Design\example_design\par 目录下的批处理文件
ise_flow.bat后，再DOS中产生如下结果：

Environment variable is not set properly.
Or Use GUI.

    求指导

    非常感谢~···

不错！.....................

求助，怎么样添加环境变量?本人是菜鸟

    我的电脑 - 属性 - 高级系统设置 - 高级 - 环境变量

看完帖子，收获很大啊