怎么初始化寄存器阵列

时间：10-02 整理：3721RD 点击：

在verilog HDL 中利用可综合语句，怎么初始化寄存器阵列?例如;reg[7:0] mem[255:0]

初始化寄存器阵列和初始化单个寄存器一样操作，这个有什么疑问?

试一下复位时用for循环。

这样会写256行，太繁琐了

恩，我上次试了一下，不过提示错误，我再试试看。

如果初始化为单一值，for 语句就够了，如果是杂七杂八的乱值，那还要分是串行初始化还是并行初始化，初始值是固定值还是可变化的外部加载型? 串行加载就是用ROM存储加载值（如果是变化的就是RAM或者串口，SPI，调试的JTAG或者其他来源），然后用计数器或者状态机将数据读出逐个写入对应寄存器；如果是并行加载，那或者按照单个单个寄存器来处理或者将初始化表放到前面，然后用for语句将表内容赋给对应寄存器就好

上一篇：求 JPEG2K的codec ip
下一篇：求教USB1.1中DM/DP的逻辑低电平和高电平

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类