SMIC 65nm工艺.lib文件找不到wire_load_model怎么综合

SMIC 65nm工艺下的.lib文件找不到wire_load_model怎么办?DC的wire_load_model怎么设置呢?试了试set auto_wire_load_selection true也不管用，输出的area report里面直接没有连线面积，也就是没有计算连线。
有没有人用过SMIC 65nm工艺进行DC综合呢?请问是怎么处理的线负载模型呢?万分感谢！

不要就是了，反正也不准确，PR能走过就行

嗯，我也这么想的，现在综合出的面积没有连线面积，这个倒是无所谓。不知道wire_load_model对于延迟和时序的计算有没有影响?

不要就是了，反正也不准确，PR工具也不认

    嗯，明白了，多谢！

thanks for sharing