微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR单拍操作效率

DDR单拍操作效率

时间:10-02 整理:3721RD 点击:
由于DDR不支持单拍操作,全是burst,所以单拍操作是对带宽的浪费,如何提升带宽利用率?提高访存速度?我想如果将地址连续的单拍写操作拼接起来,再发起burst操作就可以提升带宽利用率,具体如何做呢?读操作又如何提升呢?大家有没有好的建议

大家都不关心单拍的效率吗?处理器启动和取指全是单拍操作啊

指令cache和数据cache就是做这件事的。

请问楼上cache具体是怎么做的?也就是说不用自己在DDR控制器前段做优化了?

求大神技术支持

    仔细研究一下计算机体系结构的存储器结构,cache是一块一块的,cache miss后直接从mem读入一整块。写操作的情况更复杂些,有写回/写直达什么的。 先确定有这种单拍的应用场景,再优化。

楼上说的对,我起初也考虑到只有在cache miss时,才可能用到单拍操作,但是我们的软件人员告诉我,当ddr存储程序时,都是单排操作,这是它的性能就很重要了

除非没有指令cache或关闭了指令cache,CPU取指才会单拍。这种系统优化要在体系结构上实现,不靠DDR控制器。

不明白LZ意思,要提高效率就用BURST读写啊,而且长度越长越好。单拍不知道什么意思,如果是一次行列选取读一个数据的话,就避免用这种方式,用sram做SDRAM和处理器之间的buffer。

    这里讨论的DDR是作为主存使用,如果是DMA操作,当然是burst方式访存,如果打开cache,一般是cache line方式访存,根据line大小,可能是单拍,可能是burst。如果不开cache,取指大多数情况下是单拍操作

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top