quartus仿真原理图总是出错

时间：10-02 整理：3721RD 点击：

各位大侠：我在quartus下仿真，流程是process=》start=》start test bench template writer，写激励文件，然后仿真
但是我发现每次我的顶层文件是原理图的话，就会仿真失败，出现不能加载顶层文件错误，但是每次如果我把顶层文件换成verilog文件的话就没问题，各位有没有遇到同样的问题啊?

上一篇：用Verilog实现PID控制的程序怎么编写
下一篇：如果我有四个模块式级联的，然后我能不能让他们流水线的工作？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类