数据传输遇到反压信号的处理？ 大家来讨论？

有木有童鞋一直在做接口的，比如axi stream接口，你从FIFO里读出数据从给axi接口，FIFO里为了时序良好，选择了“输出寄存器”，就是说你在FIFO读使能后的2拍，才能读有效数据，后面的数据也是如此顺延，然后送给axi接口，突然axi的ready信号无效了，但是由于FIFO时序顺延性， 在ready停止的那个时刻，你其实已经从寄存器里读出几个数据了，下次传输的时候，又要把这几个数据顺序发给axi后，才开始接着读fifo，遇到反压信号又要如此做法，是不是有点蛋疼?  各位是怎么搞的? 或者说得直观点，axi的时序，理论上要求ready信号无效的时刻，你的信号都必须无效，但是做FPGA一般采用的是时序电路，收到ready信号无效，都在一拍以后了，如果还有流水，那么也许N拍后才会收到ready无效的通知，这样就不满足axi时序了。这个大家是怎么处理的

“数据传输遇到反压信号“，头一次听说”反压信号”，这是个什么东东?

   比如axi stream接口发送端的ready输入信号

手动将ready信号延迟几个时钟周期可以吗?

1.用 ready作为FIFO的读信号
2.再加一级缓冲

这个问题也困扰了我挺长时间，其本质应该是寄存器流水被打断时的处理。没有什么好办法，只能添加逻辑控制。将已经在寄存器中的数据缓存，等ready有效时，在输出。总之，是比较啰嗦的