微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用vhdl进行altera fpga开发会遇到问题么?

用vhdl进行altera fpga开发会遇到问题么?

时间:10-02 整理:3721RD 点击:
大家好,有个问题请教:
    用来6年vhdl 和xilinx spartan 了,最近想要转入altera 器件,目的是为了使用nios
    想问大家使用vhdl进行altera fpga开发会遇到问题么?我听说altera对verilog的一些支持会更多一些
    我最近遇到一个问题,我仿真一个带有nios系统的工,如果我选择create simulation model 为 verilog, 仿真成功,但是如果我选择create simulation model 为 vhdl, 仿真失败。


   谢谢大家!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top