ise13.1综合后布局布线错误

我在网上找了个13.1的lic生成器，然后加载到ise里面，可是加载后就出现了这个问题，综合后一打开PlanAhead的post-Synthesis就出现了这个错误，并且，在界面上没有出现相应芯片的分布图，请问各位大神造成这种原因的问题是出现在哪?难道是要去修改TCL文件?不可能这么复杂吧
在此谢了

弹出的错误窗口

# PlanAhead Launch Script for Post-Synthesis floorplanning, created by Project Navigator
create_project -name runlight -dir "D:/runlight/planAhead_run_1" -part xc6vlx240tff1156-1
set_property design_mode GateLvl [get_property srcset [current_run -impl]]
set_property edif_top_file "D:/runlight/runlight.ngc" [ get_property srcset [ current_run ] ]
add_files -norecurse { {D:/runlight} }
set_param project.paUcfFile  "runlight.ucf"
add_files "runlight.ucf" -fileset [get_property constrset [current_run]]
open_netlist_design
补充一下，这是那个tcl文件，报错指出的是最后一行

不记得是12.1还是13.1里面有个bug，好像是网表里面如果某个字符串太长，就会load不了。你试着升级看看?

thanks

学习学习...

一起学习......