vc707 pcie 8x GEN2 仿真求助

时间：10-02 整理：3721RD 点击：

用ISE14.7生成一个7 Series Integrated Block for PCI Express v1.1用自己修改的BMD代替IPO 仿真的时候发现开始DMA rx后，EP端正常的发出了Mrd的tlp包，但是RP端的rx什么都没有收到，所以RP端的tx也就什么Mwr包都不给EP发。
但是实际上板调试的时候这个功能似乎又是正常的

上一篇：ISE综合报告怎么查看？
下一篇：vhdl实现ieee1588协议

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器