微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC在执行编译命令时异常退出

DC在执行编译命令时异常退出

时间:10-02 整理:3721RD 点击:
如题,大家有没有这个经历,运行DC的compile命令时,软件跑着跑着就直接自动退出了,还显示system fatal error,这种情况是哪处的约束出现了问题?向各位大牛请教!

很多是内存不足,还有就是代码里面有问题。版本等。


可是综合的模块不是很大啊

最终发现原因,将RTL代码analyze到DC内存中做了两遍,导致软件退出,希望各位写脚本时多加小心。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top