xilinx中DDR2 MIG使用问题
时间：10-02
整理：3721RD
点击：
在DDR2 MIG的使用时，想把DDR2封装成一个FIFO使用，但是有些问题不是太明白。在MIG的User Interface接口中，提供给控制器的数据是上升沿和下降沿的拼接，一个周期提供两个数据到app_wdf_data，位宽为128位。那么我写数据的时候，每写一个128位的数据，需要地址位（app_af_addr）加多少呢?这个怎么计算?请各位大神不吝赐教，谢谢
存储器地址是以字节为单位的，也就是8bit
存储器应该是根据器件属性决定位宽的吧，存储器有8位和16位的。如果是8位的，应该是一个地址对应一个8位数据。如果是16位的存储器，就是一个地址对应16位的数据。
你说的是DDR芯片的地址，而MIG中user侧的地址是逻辑上的，以字节为基本单位。
一个burst为4，地址一次加4