微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于扰码器

关于扰码器

时间:10-02 整理:3721RD 点击:
谁能告诉我关于扰码器的算法原理   它是怎么通过异或实现避免长串的1和0的啊   它需要再解扰码吗?

看看prbs

需要解扰

我也在做相关的东西,那个扰码怎么与远程的解扰同步呢,不知道这个问题大家是怎么解决的

扰码有一个扰码序列,加扰和解扰都用这个的。
简单点说就是用一个序列去代被加扰数据中的1,用另一个序列去代替0,这样长串1和长串0,就都被打断了。有点扩频的意思在里面。
当然实际的算法肯定没有这么简单。加扰一般有固定算法的,解扰就因人而异了,有的牛人写出来的算法很好的,有的就很差的。



    恩和扩频差不多,兄弟你那里有没有具体算法相关的资料,我现在手上的资料我觉得有些问题。如果有请发我邮件谢谢

回复 6# waterman_w

   不好意思啊,兄弟,很久不做扰码了。我帮你找找看看吧。

就是产生随机数发生器吧, 随机数没有规律,自然就很难被破解了

你可以参考3G协议中扰码的产生方法!

more transition "0" and "1", limited run length....

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top