微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE优化问题

ISE优化问题

时间:10-02 整理:3721RD 点击:
各位大侠们,我在用ISE综合的时候发现如果用许多冗余模块的话,相同的模块会被优化掉,只保留一个。请问该怎么设置才能避免这种情况呢?




手册中   说 用 (* keep= "true" *)在被优化的 reg型 或者 wire型信号前
你可以试试

比如,功能相同的输出,它会只保留1个驱动逻辑,然后扇出多个后级逻辑。
建议加上保留的关键字


太感谢了,有用啊,谢谢大神

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top