微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Xilinx LUT的INIT属性

Xilinx LUT的INIT属性

时间:10-02 整理:3721RD 点击:
LUT1_D_inst : LUT1_D
   generic map (
      INIT => "00")
   port map (
      LO => LO, -- LUT local output
      O => O,   -- LUT general output
      I0 => I0  -- LUT input
   );
LUT的INIT属性是个什么意思?看有的文档里说INIT must be attached to the LUT to specify its funciton又是什么意思?

Truth Table.



   谢谢,懂了,就是描述了一个真值表呗

好东西,呀0.0

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top